JEDEC是什么意思
abbr.Joint Electron Device Engineering Council 電子工程設(shè)計(jì)發(fā)展聯(lián)合會(huì)議
網(wǎng)絡(luò)釋義：電子元件工業(yè)聯(lián)合會(huì)；美國(guó)聯(lián)合電子設(shè)備工程委員會(huì)；美國(guó)聯(lián)合電子設(shè)備委員會(huì)；電子工程設(shè)計(jì)發(fā)展聯(lián)合協(xié)會(huì)
網(wǎng)絡(luò)釋義：電子元件工業(yè)聯(lián)合會(huì)；美國(guó)聯(lián)合電子設(shè)備工程委員會(huì)；美國(guó)聯(lián)合電子設(shè)備委員會(huì)；電子工程設(shè)計(jì)發(fā)展聯(lián)合協(xié)會(huì)
雙語例句
1 . Abstact : IEC low voltage integrated circuits standardand relatived standard in JEDEC were introduced mainly inthe thesis.
主要介紹 IEC 低壓集成電路標(biāo)準(zhǔn),以及JEDEC中相關(guān)的標(biāo)準(zhǔn).
來自互聯(lián)網(wǎng)
2 . JEDEC ? The input threshold voltage when the input voltage is falling.
在輸入電壓下降時(shí)的輸入門限電壓.
來自互聯(lián)網(wǎng)
網(wǎng)絡(luò)釋義
免責(zé)聲明：本站所提供的內(nèi)容來源于網(wǎng)絡(luò)搜集，由詞典網(wǎng)小編整理，僅供個(gè)人備考、交流學(xué)習(xí)使用，不涉及商業(yè)盈利目的。如涉及版權(quán)問題，請(qǐng)聯(lián)系本站管理員予以更改或刪除。